Aprendendo RISC-V do zero, parte 2: interrupções e encaixe C



Continuamos a mergulhar na estrutura do controlador GD32VF103CBT6. Agora vamos ver como ele pode lidar com interrupções para trabalhar sob o controle de código de alto nível.

A primeira parte está aqui







7. Conexão UART



Ao escolher um problema para recursão, encontrei o problema de que três LEDs não são suficientes para depurar algoritmos complexos. Portanto, vamos adicionar uma interface de depuração completa à qual um programa de terminal como o screen pode se conectar e se comunicar com o controlador usando texto simples. Para fazer isso, usaremos o mesmo USART0 usado para o firmware.

Uma pequena digressão relacionada à terminologia: USART (receptor-transmissor síncrono-assíncrono universal), como o nome sugere, pode funcionar nos modos síncrono e assíncrono. E em um monte de outros, mas eles ainda não são interessantes para nós. Na prática, nunca o vi funcionar em modo síncrono. Portanto, junto com USART, usarei a designação UART, implicando o modo assíncrono.

Assim como acontece com as portas, a primeira etapa é habilitar este módulo. Examinamos a documentação para ver a qual bit RCU ele corresponde e ver o 14º bit de RCU_APB2EN_USART0EN. A próxima característica do GD32VF103, seguindo o STM, é a necessidade de mudar o modo de operação do pino de saída do GPIO usual para uma função alternativa ativada pelo valor GPIO_APP50 = 0b1011. E apenas para a saída: a perna de entrada permanece o GPIO_HIZ usual. Ah sim, no RCU, a própria possibilidade de trabalhar com funções alternativas também terá que ser habilitada. Isso é feito pelo bit 0, também conhecido como RCU_APB2EN_AFEN.

Mas a configuração do UART em si não é difícil: no registro USART0_CTL0, simplesmente habilitamos sua operação (USART_CTL0_UEN), ligamos o transmissor (USART_CTL0_TEN) e o receptor (USART_CTL0_REN), após o que definimos a taxa de câmbio no registro USART0_BAUD como um divisor de frequência de clock. Mais precisamente, não a frequência do clock, mas apenas as frequências do barramento APB2, mas até descobrirmos o clock, as frequências de todos os barramentos são iguais e iguais a 8 MHz:







  la t0, USART0_BASE
    li t1, 8000000 / 9600
  sw t1, USART_BAUD_OFFSET(t0)
    li t1, USART_CTL0_UEN | USART_CTL0_REN | USART_CTL0_TEN
  sw t1, USART_CTL0_OFFSET(t0)

  la t0, USART0_BASE
    li t1, 'S'
  sb t1, USART_DATA_OFFSET(t0)
      
      





, … , .

USART0_DATA.

, ,







$ screen /dev/ttyUSB0 9600
      
      





'S' . screen, ctrl+a, k, y.







8.



. UART : . , . , UART : 9600 , 115200. 8 , 108 , , . USART_STAT_TBE (Transmit data buffer empty) USART0_STAT.

:







void uart_puts(char *str){
  while(str[0] != '\0'){
    while(! (USART0_STAT & USART_STAT_TBE) ){}
    USART0_DATA = str[0];
    str++;
  }
}
      
      





, , 14 .

, USART_STAT_RBNE (Read data buffer not empty), '\r' '\n' .

UART , , .







9.



, . , , . , ?

— , , . (polling) . , . UART , , — .

, , USB, . , , (-, ), . ?

— , . : , . , .

RISC-V : , , ( ), . , . : , , . , , . , , , . , , , . , , .

, , sp.

, . GD32VF103 eclic (Enhanced Core Local Interrupt Controller). , . , , , . : (NMI), (traps) (interrupts). , . ( breakpoint ecall ebreak), . , ( ) . UART`.

eclic . , . scrr () scrw (). , , mtvec. 26 , 6 — : 3 eclic, — , clic ( ?):







  la t0, trap_entry
    andi t0, t0, ~(64-1) #      64 
    ori t0, t0, CSR_MTVEC_ECLIC
  csrw CSR_MTVEC, t0
      
      





, , , 64- . .align 6:







.align 6
trap_entry:
  push t0
  push t1
  push a0

  la t0, GPIOB_OCTL
  lh t1, 0(t0)
    xori t1, t1, (1<<GLED)
  sh t1, 0(t0)

  la t0, USART0_BASE
    la t1, USART_CTL0_UEN | USART_CTL0_REN | USART_CTL0_TEN
  sw t1, USART_CTL0_OFFSET(t0)
    la t1, 'I'
  sw t1, USART_DATA_OFFSET(t0)

  la a0, 100000
  call sleep

  pop a0
  pop t1
  pop t0
mret
      
      





UART`, . , - . , — . UART USART_CTL0_TBEIE, , . . 'I' . . , , - .

USART_CTL0_TBEIE USART0_CTL0, . eclic . :







  #    USART0 (eclic_int_ie[i] = 1)
  la t0, (ECLIC_ADDR_BASE + ECLIC_INT_IE_OFFSET + USART0_IRQn*4)
    la t1, 1
  sb t1, 0(t0)

  #  
  csrrs zero, CSR_MSTATUS, MSTATUS_MIE
      
      





. ECLIC_ADDR_BASE + ECLIC_INT_IP_OFFSET , . :







struct{
  uint8_t clicintip; //interrupt pending
  uint8_t clicintie; //interrupt enable
  uint8_t clicintattr; //attributes
  uint8_t clicintctl; //level and priority
}eclic_interrupt[ECLIC_NUM_INTERRUPTS];
      
      





  • clicintip — . . .
  • clicintie — . , clicintip . .
  • clicintattr — . clicintip ( 0->1 1->0) . .
  • clicintctl — . .


, 8-, sb. , - , . , , , , . , , .

USART0_IRQ 56- , clicintie, 1.

, USART_CTL0_TBEIE, . , , , .

UPD: : . , ? , — , ( ?), . ( RISC-V ) mscratchcsw. :







csrrw sp, mscratchcsw, sp
  # - 
csrrw sp, mscratchcsw, sp
      
      





10.



, , , . . , ecall. , . , , 16-, 32-. , . 32-. ra, mepc, 4 .

, . , . mcause, 31- , . 1, , 0 — . . 0-11 ( 31- 0) ( 1). :







0 — instruction address misaligned,

1 — instruction access fault,

2 — illegal instruction,

3 — breakpoint, ebreak

4 — load address misaligned,

5 — load address fault,

6 — store/AMO misaligned,

7 — store/AMO access fault,

8 — enviroment call from U-mode, ecall,

9 — ?

10 — ?

11 — Enviroment call from M-mode, ecall,

2, 3 11.

( 2) . , 0xFFFF'FFFF ( ).

ebreak ( 3) . 32-. , ebreak 2 . , .

ecall 11- , 8- . , , . .

( 0xFFFF'FFFF), ecall. .







. , eclic? mcause. . UART` . "" , . , :







.align 6
trap_entry:
  push t0
  push t1
  push a0

  csrr a0, CSR_MCAUSE
  la t1, (1<<31)
  and t1, a0, t1 #t1 - interrupt / trap
    beqz t1, trap_exception
 #interrupt

  la t0, GPIOB_OCTL
  lh t1, 0(t0)
    xori t1, t1, (1<<GLED)
  sh t1, 0(t0)

  la t0, 0xFFF
  and a0, a0, t0
  la t0, USART0_IRQn
    bne t0, a0, trap_end

  la t0, USART0_BASE
    la t1, USART_CTL0_UEN | USART_CTL0_REN | USART_CTL0_TEN
  sw t1, USART_CTL0_OFFSET(t0)
    la t1, 'I'
  sw t1, USART_DATA_OFFSET(t0)

trap_end:
  la a0, 100000
  call sleep

  pop a0
  pop t1
  pop t0
mret
trap_exception:
  la t0, GPIOB_OCTL
  lh t1, 0(t0)
    xori t1, t1, (1<<RLED)
  sh t1, 0(t0)

  csrr t0, CSR_MEPC
  addi t0, t0, 4
  csrw CSR_MEPC, t0
j trap_end
      
      





11.



: . , . mtvt2: 30 , 1- , (mtvt2 + mtvec) 1, . , 4- . :







  la t0, irq_entry
  csrw CSR_MTVT2, t0 #   4 
  csrs CSR_MTVT2, 1
      
      





. , mcause:







align 2
irq_entry:
  push t0
  push t1
  push a0

  csrr a0, CSR_MCAUSE
  la t0, 0xFFF
  and a0, a0, t0
  la t0, USART0_IRQn
    bne t0, a0, irq_end

  la t0, USART0_BASE
    la t1, USART_CTL0_UEN | USART_CTL0_REN | USART_CTL0_TEN
  sw t1, USART_CTL0_OFFSET(t0)
    la t1, 'I'
  sw t1, USART_DATA_OFFSET(t0)

  la t0, GPIOB_OCTL
  lh t1, 0(t0)
    xori t1, t1, (1<<YLED)
  sh t1, 0(t0)

  la a0, 100000
  call sleep

irq_end:
  pop a0
  pop t1
  pop t0
mret
      
      





, .







12.



. . 64, 128, 256, 512, 1024, 2048, 4096, 8192 16384 . , : - (OR) . 86 , 4 , 344 . , — 512, .align 9. , , . . : . , . , 4 :







.text
.section .init
...
.align 9
vector_base:
  j _start
  .align    2
  .word     0
  .word     0
  .word     eclic_msip_handler
...
  .word     RTC_IRQHandler
...
  .word     SPI1_IRQHandler
  .word     USART0_IRQHandler
...
.align 2
.text
.global _start
_start:
  la sp, _stack_end
...
      
      





. . , UART







USART0_IRQHandler:
  push t0
  push a0

  la t0, USART0_BASE
    la a0, USART_CTL0_UEN | USART_CTL0_REN | USART_CTL0_TEN
  sw a0, USART_CTL0_OFFSET(t0)
    la a0, 'U'
  sw a0, USART_DATA_OFFSET(t0)

  la t0, GPIOB_OCTL
  lh a0, 0(t0)
    xori a0, a0, (1<<GLED)
  sh a0, 0(t0)

  la a0, 100000
  call sleep

  pop a0
  pop t0
mret
      
      





mtvt:







  la t0, vector_base
  csrw CSR_MTVT, t0
      
      





clicintattr . : 1 2 :

0b00, 0b01 — , clicintip

0b10 — , 0 1

0b11 — , 1 0.

, EXTI, . .

0 - . 0 ( ) - , 1 — .







#     (eclic_int_attr[i] = 1)
  la t0, (ECLIC_ADDR_BASE+ECLIC_INT_ATTR_OFFSET+USART0_IRQn*4)
    la t1, 1
  sw t1, 0(t0)
      
      





- , UART .

- , .







  la t0, nmi_entry
  csrs CSR_MNVEC, t0
  li t0, (1<<9)
  csrs CSR_MMISC_CTL, t0
      
      





13.



, . . . , , . , startup.S, main.c. ` , UART' , , . -. , . pinmacro.h :







#define RLED B, 5, 1, GPIO_PP50
#define SBTN B, 0, 0, GPIO_HIZ
...
GPIO_config( RLED );
GPIO_config( SBTN );
GPO_ON( RLED );
if( GPI_ON( SBTN ) )GPIO_OFF( RLED);
      
      





main . argc argv. - return.







  li a0, 0
  li a1, 0
  call main

INF_LOOP:
.weak UnhandledInterruptHandler
UnhandledInterruptHandler:
  j INF_LOOP
      
      





, . , :







.weak IRQHandler
IRQHandler:
.weak NMIHandler
NMIHandler:
.weak TrapHandler
TrapHandler:
j UnhandledInterruptHandler
      
      





, . , . . UnhandledInterruptHandler .

.weak, , , (, , ...) - , , , , , "".

, , '. , , .start, , .

, ' . , . lib.







14.



, . , , . , lib/Firmware/RISCV/drivers/n200_func.c. eclic_set_vmode ( ) eclic_enable_interrupt ( ). - . , :







#define eclic_global_interrupt_enable() set_csr(mstatus, MSTATUS_MIE)
#define eclic_global_interrupt_disable() clear_csr(mstatus, MSTATUS_MIE)
      
      





n200_func.c makefile src. , eclic_init, ( !). , . , SystemCoreClock. , .

, : ( t0-t6), mret ret. ' , , :







__attribute__((interrupt)) void USART0_IRQHandler(void)
      
      





, , lib/interrupt_util.h . , .

, , main , — , . , , :







__attribute__((naked)) int main();
      
      





, , .







, .









RISC-V , AVR ARM . , , , , . : , — . , , .

USART_DATA( USART0 ) DMA , stm32. .

RISC-V ARM, , . RISC-V : - ( li, , , "Myriad sequences"). , .

GD32VF103 ? . . GigaDevice stm32f103, . , stm32l151. — , , stm32f103. , RISC-V — x86, ARM, RISC-V - .









https://habr.com/ru/post/516006/

https://www.youtube.com/watch?v=M0dEugoU8PM&list=PL6kSdcHYB3x4okfkIMYgVzmo3ll6a9dPZ

https://www.youtube.com/watch?v=LyQcTmEPNcSpY&list=PL6kSdcHYB3x4okfkIMYgVzmo3ll6a9dPZ

https://www.youtube.com/watch?v=LyQcTmEPNcSpY&list=PL6kSdcHYBZ8 //doc.nucleisys.com/nuclei_spec/isa/eclic.html

http://www.gd32mcu.com/en/download/0?kw=GD32VF1








All Articles