DDR5: Quatro chips de memória por banco, o quinto para verificação ECC no chip
Marcando um marco na memória do computador, a JEDEC lançou a especificação final para o próximo padrão principal para memória SDRAM DDR5. A última iteração do padrão DDR4 tem sido a base para o desenvolvimento de PCs e servidores desde o final dos anos 2000. O DDR5 expande os recursos de memória mais uma vez, dobrando a velocidade de pico e a capacidade de memória. O uso de ferro no novo padrão é esperado em 2021, com a implementação começando no nível do servidor e depois vazando para PCs clientes e outros dispositivos.
O lançamento do DDR5 originalmente planejado para 2018. O lançamento de hoje das especificações do DDR5 está um pouco atrás do cronograma JEDEC original, mas isso não diminui sua importância. Como em todas as iterações DDR anteriores, o foco do DDR5 está novamente focado em melhorar a densidade da memória, bem como a velocidade. O JEDEC visa dobrar ambos, configurando uma velocidade máxima de memória de pelo menos 6,4 Gbps, enquanto um único LRDIMM completo pode chegar a 2 TB.
| Geração JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| Máx. densidade de um núcleo | 64 Gbps | 16 Gbps | 4 Gbps | 32 Gbps | ||
| Máx. Tamanho UDIMM | 128 GB | 32 GB | 8 GB | N / D | ||
| Máx. velocidade de transmissão | 6,4 Gbps | 3,2 Gbps | 1,6 Gbps | 6,4 Gbps | ||
| Canais | 2 | 1 | 1 | 1 | ||
| Largura (não ECC) | 64 bits (2x32) | 64 bits | 64 bits | 16 bits | ||
| Bancos
(por grupo) |
4 | 4 | 8 | dezesseis | ||
| Grupos de bancos | 8/4 | 4/2 | 1 | 4 | ||
| Comprimento do pacote | BL16 | BL8 | BL8 | BL16 | ||
| Tensão (Vdd) | 1,1 V | 1,2 V | 1,5 V | 1.05V | ||
| Vddq | 1,1 V | 1,2 V | 1,5 V | 0,5 V | ||
Projetado por vários anos (ou décadas), o DDR5 permitirá o uso de chips de memória individuais de até 64 Gbps, o que é 4 vezes a densidade máxima de 16 Gb DDR4. Combinado com o empilhamento que permite que até 8 núcleos (matrizes) sejam empilhados em um único chip, um LRDIMM de 40 células pode atingir uma capacidade de memória efetiva de 2 TB ou 128 GB para DIMMs de design convencional.
Mas a quantidade de memória aumentará gradualmente, mas a velocidade aumentará instantaneamente. O DDR5 será lançado a 4,8 Gbps, o que é cerca de 50% mais rápido do que a velocidade máxima oficial do DDR4 de 3,2 Gbps. E nos anos subsequentes, a versão atual da especificação permite taxas de dados de até 6,4 Gbps. Com o avanço da tecnologia, a SK Hynix pode realmente atingir sua meta de DDR5-8400 nesta década.
No centro dessas metas de velocidade estão as mudanças no DIMM e no barramento de memória para alimentar e transportar muitos dados por clock. Como a frequência do clock está presa em várias centenas de megahertz e ainda não é possível aumentá-la, é necessário aumentar o paralelismo (o mesmo acontece na CPU, onde mais núcleos são adicionados ao chip).
Tal como acontece com outros padrões, como LPDDR4 e GDDR6, um DIMM é dividido em dois canais. Em vez de um canal de dados de 64 bits por DIMM, o DDR5 oferece dois canais de dados independentes de 32 bits (ou 40 bits com verificação ECC). Enquanto isso, o comprimento do pacote para cada canal é dobrado de 8 bytes (BL8) para 16 bytes (BL16), de modo que cada canal entregará 64 bytes por operação. Portanto, um DIMM DDR5 na mesma velocidade de núcleo executará duas operações de 64 bytes no tempo que um DIMM DDR4 leva para executar uma, dobrando a largura de banda efetiva.
Além de mudar os bancos de memória, JEDEC introduziu um barramento ligeiramente modificado, embora opere com tolerâncias mais restritas.
Uma força motriz chave aqui é a introdução da equalização de feedback de decisão (DFE). Em um nível muito alto, o DFE é um meio de reduzir a interferência intersimbólica, utilizando feedback do receptor de barramento de memória para fornecer melhor alinhamento. Um melhor alinhamento, por sua vez, permite um sinal mais limpo para o ônibus aumentar a velocidade de transmissão.
Junto com a alteração da densidade do núcleo e da velocidade da memória, o DDR5 também melhora as tensões operacionais. De acordo com as especificações, o DDR5 irá operar a um Vdd de 1,1 V, em comparação com 1,2 V do DDR4. Como com as atualizações anteriores, isso deve melhorar um pouco a eficiência de energia da memória. Além disso, os módulos agora têm reguladores de tensão integrados.
Na memória DIMM DDR5, ainda existem 288 pinos (pinos), mas a pinagem é diferente.
Isso se assemelha à transição de DDR2 para DDR3, onde o número de contatos também permaneceu o mesmo: 240 contatos.
Mas é claro, DDR5 não pode ser usado em soquetes antigos, mesmo se estiver inserido lá.
JEDEC define um padrão que seus membros podem usar. Os principais fabricantes de memória que estiveram envolvidos no processo de desenvolvimento de DDR5 desde o início já desenvolveram protótipos de DIMMs e agora estão considerando lançar os primeiros produtos comerciais no mercado. Por exemplo, a SK Hynix lançou um protótipo DDR5 em novembro de 2019.
Espera-se que os primeiros módulos DDR5 e placas-mãe sejam enviados de 12 a 18 meses após a finalização do padrão.
